공학도를 위한 디지털논리회로실험

-목차-

1. 디지털 신호의 개념

1.1 디지털 신호와 아날로그 신호

1.2 디지털 신호와 논리 신호


2. TTL 및 CMOS 소자

2.1 TTL 소자

2.2 CMOS 소자

2.3 IC 패키지 형태


3. 실험 장치 및 주의 사항

3.1 디지털 실험 장치

3.2 실험상 주의 사항


1장 기본논리 게이트


1.1 예비 보고서

1.2 이론

1.2.1 NOT 게이트

1.2.2 OR 게이트

1.2.3 AND 게이트

1.3 실험 및 절차

실험 1.1 NOT 게이트

실험 1.2 입력 값이 가변되는 NOT 게이트 실험 1.3 2중 NOT 게이트

실험 1.4 OR 게이트

실험 1.5 3-입력 OR 게이트(7432 IC 사용)

실험 1.6 AND 게이트

실험 1.7 3-입력 AND 게이트(7408 IC 사용)

실험 1.8 3-입력 AND 게이트(7411 IC 사용)


2장 일반논리 게이트


2.1 예비 보고서

2.2 이론

2.2.1 NOR 게이트

2.2.2 NAND 게이트

2.2.3 결선 논리(Wired Logic)

2.2.4 XOR/XNOR 게이트

2.3 실험 및 절차

실험 2.1 NOR 게이트

실험 2.2 NOR 게이트를 이용한 NOT 게이트

실험 2.3 NOR 게이트를 이용한 OR 게이트

실험 2.4 NOR 게이트를 이용한 AND 게이트

실험 2.5 NOR 게이트

실험 2.6 NOR 게이트를 이용한 NOT 게이트

실험 2.7 NOR 게이트를 이용한 OR 게이트

실험 2.8 NOR 게이트를 이용한 AND 게이트

실험 2.9 결선논리(결선형 AND)

실험 2.10 XNOR 게이트

실험 2.11 선택형 XOR/XNOR 게이트


3장 논리 게이트의 응용


3.1 예비 보고서

3.2 이론

3.2.1 AND-OR, OR-AND 회로

3.2.2 NOT-NAND-OR 회로

3.2.3 NOT-NOR, NOT-NAND 회로

3.3 실험 및 절차

실험 3.1 AND-OR, OR-AND 회로

실험 3.2 NOT-NAND-OR 회로

실험 3.3 NOT-NOR, NOT-NAND 회로


4장 부울 대수


4.1 예비 보고서

4.2 이론

4.2.1 부울 대수의 공리

4.2.2 부울 대수의 정리

4.3 실험 및 절차

실험 4.1 교환 법칙(OR 게이트)

실험 4.2 결합 법칙(AND-AND 게이트)

실험 4.3 분배 법칙(OR-AND, AND-OR)

실험 4.4 분배 법칙(AND-OR, OR-AND)

실험 4.5 흡수 법칙

실험 4.6 흡수 법칙

실험 4.7 보수성 법칙


5장 드?모르간의 정리


5.1 예비 보고서

5.2 이론

5.2.1 쌍대성의 원리

5.2.2 드?모르간의 정리

5.3 실험 및 절차

실험 5.1 드?모르간의 정리(NOT-AND)

실험 5.2 드?모르간의 정리(NOT-OR)

실험 5.3 드?모르간의 정리(NOR-NOT-NAND)

실험 5.4 드?모르간의 정리(NAND-NOT-NOR)

실험 5.5 드?모르간의 정리 응용

실험 5.6 드?모르간의 정리 응용(3-입력 게이트)


6장 논리함수의 간략화


6.1 예비 보고서

6.2 이론

6.2.1 논리 함수의 형식

6.2.2 대수적인 방법에 의한 간략화

6.2.3 카르노 맵에 의한 간략화

6.3 실험 및 절차

실험 6.1 대수적인 방법의 간략화

실험 6.2 카르노 맵에 의한 간략화

실험 6.3 무의 상태를 포함한 간략화

실험 6.4 SOP 형식과 POS 형식의 비교

실험 6.5 NAND 게이트만의 구현

실험 6.6 NOR 게이트만의 구현


7장 가산기와 감산기


7.1 예비 보고서

7.2 이론

7.2.1 반가산기

7.2.2 전가산기

7.2.3 반감산기

7.2.4 전감산기

7.3 실험 및 절차

실험 7.1 반가산기 회로

실험 7.2 XOR와 NAND 게이트를 이용한 반가산기 회로

실험 7.3 전가산기의 자리올림 발생 회로

실험 7.4 전가산기 회로

실험 7.5 반감산기 회로(XOR 사용)

실험 7.6 반감산기 회로(기본 게이트 사용)

실험 7.7 전감산기 회로의 자리빌림 발생 회로

실험 7.8 전감산기 회로


8장 보수와 병렬 가?감산기


8.1 예비 보고서

8.2 이론

8.2.1 보수

8.2.2 보수를 이용한 감산

8.2.3 4비트 병렬 가?감산기

8.2.4 BCD 가산기

8.3 실험 및 절차

실험 8.1 2비트 병렬 2진 가산기 회로

실험 8.2 4비트 2진 가산기

실험 8.3 2의 보수를 이용한 4비트 2진 가?감산기

실험 8.4 BCD 가산기


9장 인코더와 디코더


9.1 예비 보고서

9.2 이론

9.2.1 4×2 인코더

9.2.2 2×4 디코더

9.2.3 3×8 디코더

9.2.4 7-세그먼트 표시기

9.2.5 7447

9.3 실험 및 절차

실험 9.1 4×2 인코더

실험 9.2 2×4 디코더

실험 9.3 3×8 디코더

실험 9.4 7-세그먼트 디코더 및 표시기


10장 멀티플렉서와 디멀티플렉서


10.1 예비 보고서

10.2 이론

10.2.1 2×1 멀티플렉서

10.2.2 4×1 멀티플렉서

10.2.3 74157(2×1), 74153(4×1) 멀티플렉서 IC

10.2.4 1.×2 디멀티플렉서

10.2.5 1×4 디멀티플렉서

10.2.6 74139(1×4) 디멀티플렉서 IC

10.3 실험 및 절차

실험 10.1 2×1 멀티플렉서

실험 10.2 4×1 멀티플렉서

실험 10.3 1×4 디멀티플렉서


11장 비동기식 RS 플립플롭


11.1 예비 보고서

11.2 이론

11.2.1 NOR 게이트로 구성한 비동기식 RS 플립플롭

11.2.2 NAND 게이트로 구성된 비동기식 RS 플립플롭

11.3 실험 및 절차

실험 11.1 NOR 게이트를 이용한 비동기식 RS 플립플롭

실험 11.2 NAND 게이틀 이용한 비동기식 RS 플립플롭


12장 동기식 RS, JK 플립플롭


12.1 예비 보고서

12.2 이론

12.2.1 상승모서리 RS 플립플롭

12.2.2 하강모서리 RS 플립플롭

12.2.3 동기식 JK 플립플롭

12.2.4 7476(하강모서리 Dual JK 플립플롭) IC

12.3 실험 및 절차

실험 12.1 상승모서리 동기식 RS 플립플롭

실험 12.2 7476 IC를 이용한 하강모서리 플립플롭의 동작

실험 12.3 7476 IC를 이용한 상승모서리 JK 플립플롭 구성


13장 동기식 D, T 플립플롭


13.1 예비 보고서

13.2 이론

13.2.1 D 플리플롭

13.2.2 7474 IC(Dual 상승모서리 D 플립플롭)

13.2.3 T 플립플롭

13.2.4 플립플롭을 이용한 주파수 2분주 회로

13.3 실험 및 절차

실험 13.1 D 플립플롭

실험 13.2 D 플립플롭 응용

실험 13.3 T 플립플롭

실험 13.4 T 플립플롭 응용(2분주 회로)


14장 레지스터


14.1 예비 보고서

14.2 이론

14.2.1 3Bit 병렬레지스터

14.2.2 전송제어 입력이 있는 병렬레지스터

14.2.3 3Bit 우 방향 시프트 레지스터

14.2.4 3BIT 좌 방향 시프트 레지스터

14.3 실험 및 절차

실험 14.1 3Bit 병렬 레지스터

실험 14.2 전송제어 입력이 있는 병렬레지스터

실험 14.3 3Bit 우방향 시프트 레지스터


15장 비동기식 카운터


15.1 예비 보고서

15.2 이론

15.2.1 3Bit 비동기식 업(UP) 카운터

15.2.2 비동기식 3Bit 다운(DOWN) 카운터

15.2.3 비동기식 10진 업(UP) 카운터

15.3 실험 및 절차

실험 15.1 3Bit 비동기식 업(UP) 카운터

실험 15.2 3Bit 비동기식 다운(DOWN) 카운터

실험 15.3 비동기식 10진 업 카운터


16장 동기식 카운터